(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-102199

(43)公開日 平成9年(1997)4月15日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 16/06

G11C 17/00

520A 309K

審査請求 未請求 請求項の数23 OL (全 8 頁)

(21)出願番号

特願平8-102638

(22)出顧日

平成8年(1996) 4月24日

(31)優先権主張番号 08/432623

(32) 優先日

1995年5月2日

(33)優先権主張国

米国 (US)

(71)出願人 591016172

アドパンスト・マイクロ・ディパイシズ・

インコーポレイテッド

ADVANCED MICRO DEVI

CES INCORPORATED

アメリカ合衆国、94088-3453 カリフォ

ルニア州、サニィベイル、ピィ・オゥ・ボ

ックス・3453、ワン・エイ・エム・ディ・

プレイス(番地なし)

(72)発明者 ロパート・ビー・リチャート

アメリカ合衆国、78739 テキサス州、オ

ースティン、ピンクニー・レーン、10610

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 不揮発性メモリアレイを読むための方法

(57)【要約】

【課題】 改良された読出サイクル動作に従って読まれ る、単一トランジスタのメモリセルのアレイを有する不 揮発性メモリ素子が提供される。

【解決手段】 単一のビット線16を介して他のセルに 相互に接続される選択されたセル12はそれのプログラ ムされたまたはされない状態を識別するのに必要な活性 化を保証される。選択されたセルに接続される非選択状 態セルはそれらに関連するワード線20に負の電圧を印 加することによって非活性を有利に保証される。この負 の電圧は単一トランジスタのMOSデバイスに関連する しきい値電圧よりも小さい。非選択状態セルはしたがっ て非活性に保持されて、アレイのプログラムされた状態 にもっぱら依存する単一の活性または非活性の選択され たセルを与える。非選択状態セルにかけられる負の電圧 は、デブレッション形動作に常時関連づけられる過消去 されたセルの漏れを最小限にする。



【特許請求の範囲】

【請求項1】 ワード線とビット線とを各々が有する、 複数の単一トランジスタのメモリセルを有する不揮発性 メモリアレイを設けるステップと、

読まれるべき活性メモリセルのワード線に正の電圧を印 加するステップと、

読まれるべきでない非活性メモリセルのワード線に負の 電圧を印加するステップとを含む、不揮発性メモリアレ イを読むための方法。

【請求項2】 前記活性メモリセルは前記正の電圧を受 10 取るよう結合される制御ゲートを含む、請求項1に記載 の方法。

【請求項3】 前記正の電圧は前記活性メモリセルのタ ーンオン電圧を超える、請求項1 に記載の方法。

【請求項4】 前記非活性メモリセルは前記負の電圧を 受取るよう結合される制御ゲートを含む、請求項1に記 載の方法。

【請求項5】 前記負の電圧は前記非活性メモリセルの ターンオン電圧よりも小さい、請求項1に記載の方法。

ドレイン領域との間に構成されるチャネルと、前記チャ ネル上に絶縁性を伴って隔てて置かれるフローティング ゲートと、前記フローティングゲート上に絶縁性を伴っ て隔てて置かれる制御ゲートとを含み、前記制御ゲート は前記負の電圧を受取るよう結合されるワード線を含 む、請求項1に記載の方法。

【請求項7】 前記フローティングゲートは、多数のプ ログラムサイクルおよび消去サイクルにわたって、プロ グラムサイクル中には負の電荷を受取り、消去サイクル 中には負の電荷を放出するよう構成され、前記フローテ 30 ィングゲートは過消去状態に対応する正味の正の電荷を 伴って構成される、請求項6に記載の方法。

【請求項8】 前記メモリセルはデブレッション形トラ ンジスタで構成される、請求項6 に記載の方法。

【請求項9】 前記チャネルはデブレッション形トラン ジスタのチャネルを含むよう、前記フローティングゲー トは正味の正の電荷を意図的に与えられる、請求項6に 記載の方法。

【請求項10】 前記過消去状態は前記非活性メモリセ ル内に負のしきい値電圧を生じさせる、請求項9に記載 40 の方法。

【請求項11】 単一トランジスタのプログラマブルリ ードオンリメモリセルのアレイを設けるステップを含 み、各単一トランジスタのセルは制御ゲートがワード線 に結合されかつドレインがビット線に結合され、さら 亿、

それぞれの単一トランジスタのセルに関連づけられる連 続するドレインをビット線導体に接続するステップと、 ビット線により接続される連続する単一トランジスタの セルに関連づけられるそれぞれの制御ゲートをそれぞれ 50 のワード線導体に接続するステップと、

前記ビット線により接続される連続する単一トランジス タのセルの1つのワード線導体にターンオンしきい値を 超える電圧を印加する一方で、他の、前記ビット線によ り接続される連続する単一トランジスタのセルにターン オンしきい値下の負の電圧をさらに印加するステップと を含む、不揮発性メモリアレイの読出サイクル中のビッ ト線漏れを最小限にするための方法。

【請求項12】 前記印加ステップの前に、前記単一ト ランジスタのプログラマブルリードオンリメモリセルの 1つをプログラムするステップをさらに含む、請求項1 1に記載の方法。

【請求項13】 前記プログラムするステップは、前記 制御ゲートと前記ドレインとの間に配置されるフローテ ィングゲート上に負の電子を引込むために、前記制御ゲ ートと前記ドレインとの間に電界を与えるステップを含 む、請求項12に記載の方法。

【請求項14】 前記電圧を印加するステップの前に、 前記単一トランジスタのプログラマブルリードオンリメ 【請求項6】 前記非活性メモリセルは、ソース領域と 20 モリセルをプログラムし消去するステップをさらに含 む、請求項11に記載の方法。

> 【請求項15】 前記プログラムするステップは前記制 御ゲートと前記ドレインとの間に絶縁性を伴って間隔を 隔てて置かれるフローティングゲート上に負に帯電した 電子を印加するステップを含み、前記消去ステップは前 記フローティングゲートからそこに印加されたものを超 える負に帯電した電子を引込むステップを含み、それに より、前記プログラムするステップおよび前記消去ステ ップの後、前記電子が前記フローティングゲートに引込 まれる、請求項14に記載の方法。

> 【請求項16】 前記負の電圧は、以前のプログラムス テップおよび消去ステップの数にかかわらず、メモリセ ルの前記アレイ内の任意の単一トランジスタのプログラ マブルリードオンリメモリセルのターンオン電圧よりも 小さい、請求項14に記載の方法。

> 【請求項17】 チャネル領域がソースとドレインとの 間に配置され、かつさらにフローティングゲートが前記 チャネル領域と制御ゲートとの間に絶縁性を伴って間隔 をとって配される、単一トランジスタのリードオンリメ モリセルを設けるステップと、

> ワード線を前記制御ゲートに接続しかつビット線を前記 ドレインに接続するステップと、

> 前記制御ゲートに第1の正の電圧を印加しかつ前記ドレ インに第2の正の電圧を印加することによって、前記フ ローティングゲートに負の電荷を加えるステップと、

> 前記制御ゲートに接地電圧を印加しかつ前記ソースに第 3の正の電圧を印加することによって、前記フローティ ングゲートから負の電荷を除去するステップと、

前記制御ゲートに接地電圧を印加しかつ前記ソースに第 1の負の電圧を印加することによって、前記フローティ

30

ングゲート上に負の電荷をプログラムするステップと、 前記制御ゲート上に正味の正の電荷を生じさせるため に、時間にわたって前記プログラムするステップと前記 消去ステップとを繰返すステップと、

それぞれの前記制御ゲートに負の電圧を印加することに よって前記単一トランジスタは前記それぞれのドレイン のビット線電圧の読出中は非活性であることを保証する ステップとを含み、それによって、前記負の電圧は、前 記正味の正に帯電される前記フローティングゲート下に 絶縁性をもって間隔をとって配されるチャネル領域を決 10 して反転させない負の電圧の大きさである、単一トラン ジスタのプログラマブルリードオンリメモリセルのアレ イ内のビットをプログラムし消去し読むための方法。

【請求項18】 前記除去ステップは前記制御ゲートに 第1の負の電圧を印加しかつ前記ドレインに第3の正の 電圧を印加するステップを含む、請求項17に記載の方

【請求項19】 前記単一トランジスタのプログラマブ ルメモリセルはEEPROMセルを含む、請求項17に

【請求項20】 前記単一トランジスタのプログラマブ ルメモリセルはEPROMセルを含む、請求項17に記 載の方法。

【請求項21】 前記単一トランジスタのプログラマブ ルメモリセルはフラッシュEPROMセルを含む、請求 項17に記載の方法。

【請求項22】 前記ワード線はロウデコードユニット に接続される、請求項17に記載の方法。

【請求項23】 前記ビット線はコラムデコードユニッ トに接続される、請求項17に記載の方法。

【発明の詳細な説明】

[0001]

【発明の背景】

1. 発明の分野

この発明は集積回路に関するものであり、より特定的に は、過消去されたメモリセルを有する不揮発性メモリア レイを読むための改良された方法に関するものである。

2. 関連技術の説明

リードオンリメモリ (ROM) またはプログラマブルリ ードオンリメモリ(PROM)と呼ばれることの多い、 多くのタイプの不揮発性メモリがある。不揮発性メモリ はバイポーラ技術またはMOS技術のいずれでも形成可 能である。大抵のMOS PROMは、現在利用可能な 3つの技術(つまり、EPROM、EEPROM、また はフラッシュEPROM) の1つに基づいている。不揮 発性MOS EPROMは数多くの類似の方法で動作す るよう設計され、(i)フローティングゲートトンネル 酸化物、(ii)テクスチャードポリ、(iii)金属 窒化物酸化物シリコン (NMOS)、および (iv) E PROMトンネル酸化物(ETOX)等の数多くの周知 50 とする。

の技術を用いて達成され得る。選ばれた形式に関係な く、プログラム機能および消去機能を実行するために積 層ポリシリコン導体が用いられることが一般に認識され ている。種々の不揮発性PROM技術の比較が、エス・ ライ(S. Lai) らによる「今日の優勢なE'技術におけ る比較および傾向 ("Comparison and Trend in Today" s Dominant E¹ Technologies")」、インターナショナ ル・エレクトロン・デバイシズ・ミーティング・テック ・ダイジェスト(Int'l Electron Devices Meeting Tec h. Digest)、(1986)580頁~583頁への参 照文献に記載されている(ととに引用により援用す る)。

【0002】従来のMOS PROMメモリアレイは、 一般には、アレイ内の各セルに対して単一のトランジス タを用いる。このトランジスタは、n- 形ソースおよび ドレイン領域を中に有する p 形基板から構成される。 フラッシュEPROM素子では、ソースは一般に二重拡 散される。したがって、二重拡散されるソース領域は、 先にn⁻ 形ドーパントが置かれた同じソース領域にn⁺ 形ドーパントを受けるように定義される。ソース領域と ドレイン領域との間にはチャネル領域があり、その上に トンネル酸化物が形成される。トンネル酸化物の上には フローティングポリシリコンゲートが置かれ、フローテ ィングポリシリコンゲートの上には制御ポリシリコンゲ ートが絶縁性を伴って隔てて置かれる。制御ポリシリコ ンゲート (制御ゲート) は、MOS PROMメモリア レイ内のそれぞれのワード線に接続される。ドレイン領 域は、MOS PROMアレイ内のそれぞれのビット線 に接続される。

【0003】フラッシュEPROMセルを例として用い ると、MOS PROMセルは、典型的には、制御ゲー トに相対的に高い電圧を印加し、ドレインに適度に高い 電圧を印加することによってプログラムされる。ホット エレクトロンは、したがって、制御ゲートとドレインと の間に生じる電界の結果として注入される。ホットエレ クトロンはフローティングゲート上に注入されて、フロ ーティングゲートが誘電体に囲まれるということから、 フローティングゲートに捉えられる。したがって、プロ グラム動作は、フローティングゲートに正味の負の電荷 40 を置くよう機能する。プログラムされた電荷をフローテ ィングゲート上に有するセルからの任意の読出は、ブロ グラムされないセルと比較して、制御ゲート上により高 い読出電圧を必要とする。プログラムされたセルの制御 ゲートに、より高い電圧をかけることは、単一トランジ スタのMOS PROMセルを活性化させる(または 「ターンオンさせる」)ために必要である。さらに述べ るならば、プログラムされたMOS PROMセルは、 プログラムされないセルのそれと比較して、制御ゲート (またはワード線) に、より高いターンオン電圧を必要

【0004】再びフラッシュEEPROMセルを例とす ると、プログラムされた不揮発性MOS PROMセル は、フローティングゲートから電荷を抽出することによ って消去される。消去は、電子トンネルおよび/または ホットホール注入によって達成される。典型的には、セ ルのソースに高電圧が印加され、ゲートは接地される。 ドレインは通常はフローティング状態にあり、前のプロ グラミングサイクルでフローティングゲート上に捉えら れた電子は、フローティングゲートから、トンネル酸化 物を通って、正に帯電したソースに引込まれる(つま り、「トンネルする」)。

【0005】単一トランジスタのMOS PROMセル をプログラムおよび消去するための方法が、米国特許第 4. 958, 321号を参照して記載される(ことに引 用により援用する)。特許第'321号には、フラッシ ュEPROMセルのプログラムおよび消去の説明が記載 されている。しかしながら、EEPROMまたはUV消 去されるEPROMのプログラムおよび消去は実質的に 同じ態様で実行されまたは実行され得ることが理解され る。つまり、プログラムはフローティングゲート上への 20 電荷の注入によって達成され、消去はフローティングゲ ートからのそれらプログラムされた電子の電子トンネル および/またはホットホール注入によって達成される。 米国特許第5, 077, 691号には、フラッシュEE PROM消去動作に関連する数多くの欠点が記載されて いる。特許第、691号には、複数電源要求および消去 動作中におけるソースの逆電圧破壊の問題が述べられて いる。二重拡散されるソース領域は、典型的には、セル 消去中にソースにおいて必要とされる高い正の電圧によ って引き起とされる逆電圧破壊に対する保護のために用 30 いられる。特許第、691号には、消去動作中に制御ゲ ートに大きな負の電圧を印加しかつソースに適度な正の 電圧を印加することの利点が教示されている。ソースに おける適度な正の電圧は、ソースが正に大きくバイアス された場合に必要とされる二重拡散ソースの必要性を避 けるために用いられる。

【0006】特許第、691号は、制御ゲート上に負の 電圧を用いることによる、消去動作における改良を教示 しているが、読出動作における改良は示してはいない。 つまり、ファウラー-ノルドハイムトンネルの条件下で 40 セルが繰返し消去された後、それは最終的にはいくらか 正の電位を得るかもしれない。したがって、何回もの消 去サイクルにかけて、フローティングゲートは「ビット 過消去」としばしば呼ばれる状態をとるだろう。ビット 過消去についての記載は米国特許第5.335.198 号を参照して述べられる(ことに引用により援用す る)。

【0007】ビット過消去は一般に読出動作中に問題を 引き起とす。過消去の問題を理解することは、読出動作

るべき制御ゲート上に「ターンオン」しきい値を超える 正の電圧を用いる一方で、読まれるべきでない、相互接 続されるビット線に関連する他のすべての制御ゲートは しきい値量よりも小さい電圧を受取る。読まれるべきセ ルはしたがってソース領域で接地電位を用い、制御ゲー トは正の電位、たとえば+5.0ボルトに保持される。 ドレイン領域は、一般に、より低い正の電位、たとえば +1.0ボルト~+4.0ボルトの間に維持される。と れらの条件下では、プログラムされていないセルはプロ 10 グラムされたセルのそれよりも大きい量の電流を導通す る。したがって、アレイの、プログラムされた状態は、 との選択的読出動作を用いて読出され得る。過消去され た状態では、消去されたセル(「非プログラム状態」の セル) はそのフローティングゲート上に正味の正の電圧 を取り入れる。この正の電圧は負のしきい値電圧として 現われる。応じて、過消去されたセルは本質的にデプレ ッション形トランジスタとして機能する。

【0008】対象のセルのみが読まれ、他のすべての相 互接続されるセルは読まれないことは重要である。応じ て、対象のセルのプログラムされた/プログラムされな い状態のみが読出サイクルにおいて読まれる必要があ る。非選択状態のセルまたは対象でないセルの動作不能 を確実にするために、それらのセルは制御ゲート上に 0. 0ボルトを与えられる。残念なことに、非選択状態 のセルがデブレッション形トランジスタである場合には (つまり、過消去状態によりもたらされる負のしきい値 電圧を有する場合には)、過消去されたセルは意図され ずして活性状態となり、それぞれのコラムビット線内に 漏れを引き起こす。応じて、過消去されたメモリセル は、メモリアレイの、ある列全体を不能化する。ここに 用いられるように、「耐久性」という語は、操作性が保 持されている状態でメモリセルが再プログラムされ消去 され得る回数を示す。過消去された状態がセルの偶発的 ターンオンおよびコラムビット線上における不正確な読 出を引き起こす場合、対応するセルの耐久性は減少す る。ゆえに、メモリアレイに複雑なビット訂正構造を加 える必要なく、過消去されたセルの偶発的ターンオンを 確実に被らないようにすることによって、メモリセルの 耐久性を最大限にすることが重要である。従来の不揮発 性メモリは、過消去されたセルを感知して、その結果、 過消去されたメモリセルを正規状態にプログラムし戻す よう機能する、ビット訂正回路を用いる。感知動作およ び再プログラム動作はメモリアレイに過度な複雑性を加 え、それによって、メモリ記憶密度を減少させる。

【発明の概要】上に述べられる問題は、との発明の、改 良された読出動作によって大部分解決される。つまり、 この読出動作は、セルのビット線コラム内における非選 択状態セルの非活性を確実にする。したがって、読出動 を理解することから始まる。つまり、読出動作は読まれ 50 作に関連するビット線コラム漏れが最小限である状態

で、対象のセルのみが読まれる。

【0010】メモリセル読出は、それぞれの過消去され たセルのターンオンしきい値よりも小さいことが保証さ れる電圧を非選択状態の制御ゲートに用いて実行され る。印加される電圧は、好ましくは、大きさが過消去セ ルまたはデプレッション形トランジスタとして振る舞う セルのターンオン電圧よりも負であるような負の電圧で ある。応じて、すべての非選択状態のセルは読出サイク ル中にそれらのそれぞれの制御ゲート上に負の電圧を受 け、対象のセルはプログラムされないしきい値電圧より 10 も大きくかつプログラムされたしきい値電圧よりも小さ い正の電圧を受取る。たとえば、制御ゲートは、それぞ れのワード線で、プログラムされない単一トランジスタ のセル (約+1.5ボルトでプログラムされる) を活性 化または「ターンオン」し得るが、プログラムされたト ランジスタ(つまり、+6.0ボルトでプログラムされ るトランジスタ) はターンオンしない、+5.0ボルト の供給を受取り得る。したがって、すべての非選択状態 セル上の負の制御ゲート電圧は、それらのセルが、それ らの以前の消去の数にかかわらず、ゲート動作中に非活 20 性化またはターンオフされることを保証する。

【0011】非選択状態の制御ゲートセルにかけられ得る負の電圧は、アレイへの電力、つまりアレイ内の各トランジスタの制御ゲートとソースとドレインとへの電力を与えるのに用いられる電源から得られる、という有利な点がある。したがって、付加的な電源は必要はなく、さらに重要なことには、従来の感知回路および再プログラミング回路に関連する付加的な回路が削除される。したがって、この改良された読出方法は、不揮発性MOS

PROMメモリアレイの耐久性を高め、速度改善のた 30 めの意図的な過消去を許容するよう構想される。一部の例においては、メモリアレイは故意に僅かながら過消去される。過消去は「ターンオン」電圧の低下を可能にし、したがって飽和電流を大きくし、結果としてもたらされるメモリ素子のアクセス時間を改善する。過消去を許容することはゆえに多くの例において有利であろう。したがって、より多くの回数の消去動作が、セルの読出動作に悪影響を及ぼすことなく、セル上において実行され得る。さらに、この読出動作は複雑な回路を除去し、したがって、単一のモノリシック基板上に置かれる記憶 40 素子のより周密なアレイ内での利用を許容する。

【0012】広く言うと、この発明は、不揮発性メモリアレイを読むための方法の提供を目的とする。この方法は、複数の単一トランジスタのメモリセルを有する不揮発性メモリアレイを設けるステップを含む。各メモリセルはワード線およびビット線を、または仮想接地不揮発性メモリ素子の場合には複数のビット線を含む。不揮発性メモリ素子はゆえに仮想接地メモリ素子または非仮想接地メモリ素子のいずれをも含むように定義される。読まれるべき活性メモリセル(つまり対象のメモリセル)

のワード線に正の電圧が印加される。読まれない非活性 メモリセル (つまり対象でないメモリセル) のワード線 には負の電圧が印加される。ことで定義されるように、 対象のメモリセルは読出のために選択されるセルであ り、対象でないセルは読まれるべきセルのビット線に接 続されるが対象とはなっていないセルであり、そのため に非活性またはターンオフのままでなければならない。 【0013】この発明は、不揮発性メモリアレイの読出 サイクル中におけるビット線漏れを最小限にするための 方法を提供することをさらに目的とする。この方法は、 単一トランジスタのプログラマブルリードオンリメモリ セルのアレイを設けるステップを含む。各単一トランジ スタのセルは、ワード線に結合される制御ゲートと、ビ ット線に結合されるドレインとを含む。それぞれの単一 トランジスタのセルに関連づけられる連続するドレイン はビット線導体に接続される。ビット線で接続される連 続する単一トランジスタのセルに関連づけられるそれぞ れの制御ゲートは、それぞれのワード線導体に接続され る。ビット線で接続される連続する単一トランジスタの セルの1つに、ターンオンしきい値を超える電圧が印加 される。その他の、ビット線で接続される連続する単一 トランジスタセルには、ターンオンしきい値よりも小さ い負の電圧が印加される。

【0014】この発明は、単一トランジスタのプログラ マブルリードオンリメモリセルのアレイ内のビットをプ ログラムし消去し読出すための方法を提供することをさ らに目的とする。この方法は、単一トランジスタのリー ドオンリメモリセルを設けるステップを含む。リードオ ンリメモリセルは、仮想接地不揮発性メモリの例では仮 想であってもよいソースとドレインとの間に配置される チャネル領域を含む。このメモリセルは、チャネル領域 と制御ゲートとの間において絶縁性を伴って間隔をとっ たフローティングゲートをさらに含む。ワード線は制御 ゲートに接続され、ビット線はドレインに接続される。 制御ゲートに第1の正の電圧を印加し、ドレインに第2 の正の電圧を印加することによって、負の電荷がフロー ティングゲート上においてプログラムされる。第2の正 の電圧は第1の正の電圧よりも小さい。フローティング ゲート上の負の電荷は、制御ゲートに第1の負の電圧ま たは接地電圧を印加し、ソースに第3の正の電圧を印加 することによって消去される。プログラミングステップ と消去ステップとが時間とともに繰返されると、ついに はフローティングゲート上に正味の正の電荷を生じさせ る。選択されない、単一トランジスタのリードオンリメ モリセルは、それぞれのドレインのビット線電圧の読出 中は非活性状態にある。非活性状態の単一トランジスタ はそれぞれの制御ゲートに負の電圧を印加することによ って達成され、それによって、この負の電圧は、正味の 正に帯電されたフローティングゲート下に絶縁性を伴っ 50 て間隔をとったチャネル領域の反転を決して許容しない

負の電圧の大きさとして選ばれる。

【0015】この発明は、意図的に過消去されるメモリ アレイセルの提供をさらに目的とする。過消去されたセ ルは、この技術を用いて読まれる。この過消去されたセ ルは、メモリアレイのアクセス速度またはアクセス時間 を改善するために設けられる。つまり、この発明はデブ レッション形トランジスタの過消去セルでの正確な読出 動作を保証し、その一方でそれらのセルの大きな読出電 流がそれらのアクセス時間を改善するだろう。

【0016】この発明の他の目的および利点は、以下の 10 詳細な説明を読み、かつ添付の図面を参照すれば明らか となるであろう。

【0017】 この発明は種々の修正物および代替形式が 可能であるが、その特定の実施例を図面において例によ って図示しかつとこに詳細に記載する。しかしながら、 図面およびその詳細な説明はこの発明を開示される特定 の形式に限定するものではなく、逆に、前掲の特許請求 の範囲により定義されるこの発明の精神および範囲内に 入るすべての修正物、均等物および代替物を含むことを 意図するものであることが理解されるべきである。

[0018]

【実施例の詳細な説明】 ここで図面を参照すると、図1 は部分的な不揮発性メモリ素子10の概略回路図を示 す。メモリ素子10はMOSプログラマブルリードオン リメモリ (PROM) 素子である。素子10は、非仮想 接地構成または仮想接地構成のいずれかにおいて、EP ROM素子、EEPROM素子、またはフラッシュEP ROM素子を含む。素子10は、セルのアレイ内に結合 される、複数の単一トランジスタのメモリセル12を有 形成されるn- 形不純物注入領域を含む。n- 形不純物 領域は、チャネル領域によって隔てられるソース領域お よびドレイン領域である。チャネル領域の少なくとも一 部の上には薄いトンネル酸化物(一般に100点よりも 薄い)がある。トンネル酸化物の上にはフローティング ゲートが置かれ、フローティングゲート上には制御ゲー トが絶縁性を伴って間隔をおいて置かれる。

【0019】図1に示されるのは、ビット線16に結合 される、周知の設計のコラムデコーダ装置14である。 図1にさらに示されるのは、複数のワード線20に結合 40 される、周知の設計のロウデコード装置である。各ワー ド線は、単一トランジスタのセル12の対応するトラン ジスタに関連づけられる制御ゲートの行に結合され、各 ビット線は、単一トランジスタのメモリセル12のトラ ンジスタに関連づけられる対応するドレイン領域に接続 される。ソース領域は、典型的には、プログラムサイク ルまたは読出サイクル中は接地される(が、消去サイク ル中は接地されない)。

【0020】次に図2を参照すると、部分的な例示の不 揮発性メモリ素子10の上面レイアウト図22が示され 50 がら、二重拡散ソース38の代わりに、一重拡散される

る。レイアウト22は、メモリセルのアレイにわたって 延びる、可能な数多くのワード線20のうちの4つを示 す。ワード線20の下において、かつ互いから距離を隔 てて置かれるのは、ドレイン領域24と共通のソース領 域26との間のチャネル領域上に配置されるフローティ ングゲートである。ワード線の対の端縁で分断されるフ ィールド酸化物28のストリップは、ビットを分離する (コラムビット線16内のビットを、ビット線16の別 のコラム内の隣接するビットから分離する)よう働く。 ゆえに、フィールド酸化物28は、米国特許第5,12 0.671号(ととに引用により援用する)に述べられ るセルフアラインプロセスを用いて形成可能である。ソ ース領域におけるフィールド酸化物の除去は、アレイ中 を延びる共通のソース領域をもたらす。したがって、と の共通のソース上の十分な正の電荷は、メモリセルのア レイのフラッシュ消去を可能にする。メタライゼーショ ン層は、フィールド酸化物上に形成され、対応するドレ イン24のコンタクト領域30と電気的に接続される状 態でワード線20上に絶縁性を伴って間隔をとって置か 20 れる。メタライゼーション層は図を簡潔かつ明瞭にする ために図示されていないが、連続するコンタクト30か らコラムデコード装置14へ延びるビット線16を含む ために、ワード線ストリップ20に対して実質的に直交 するように形成される。

【0021】次に図3を参照すると、図2の面3-3に 沿った断面図が示される。特定的には、図3は、単一ト ランジスタのメモリセル12(コンタクト、中間レベル の誘電体、および上にあるメタライゼーションを欠く) を断面図で示す。図3の例示の形態で示されるメモリセ して図示される。各メモリセル12は、p · 形基板内に 30 ル12は、ポリシリコン導体の積層対を含む。この積層 ポリシリコン導体は、ソース領域およびドレイン領域が 中に形成される半導体基板の上に、絶縁性を伴って隔て て置かれる。特定的には、この積層ポリシリコン対は誘 電体32上に(ワード線20として延びる)制御ポリシ リコンゲートを含み、誘電体32は制御ゲート/ワード 線20と下にあるフローティングゲート34との間に挟 まれる。上述したように、フローティングゲート34 は、電界を介して、フローティングゲート34に置かれ る電子でもってプログラムされ、電界を介して、フロー ティングゲート34からそれらの電荷を引出すことによ って消去される。プログラム動作および消去動作は、制 御ゲート20とドレイン36とソース38と基板40と の上にさまざまな電圧電位を印加することによって実行 される。フローティングゲート34と、ソース/ドレイ ン38/36を分離するチャネルとの間に形成されるの は、トンネル酸化物42である。図3の例示的実施例に 示されるのは、n⁻ 形不純物注入部がn⁺ 形不純物注入 部を取囲む二重拡散されたソース38であり、これら両 方の注入部はp · 形基板40内に形成される。しかしな

11

ソース38が用いられ得ることが理解される。

【0022】セル12が読出のために選択されるセルで あるかどうかに依って、制御ゲート20(ワード線)に 異なる電圧がかけられる。選択された電圧レベルは、ド レイン36に結合されるビット線16でフローティング ゲート34のプログラム状態を読むために必要とみなさ れる。たとえば、図3に示されるセル12が選択された セル (対象のセル) である場合、このセルは制御ゲート /ワード線20にしきい値を超える電圧を印加すること によって読まれる。関連するドレイン36のビット線1 6はいくらかより小さい正の電圧(たとえば+1.0ボ ルトないし+4.0ボルト) に結合され、ソース38は 接地電位に維持される。大抵の適用例では、選択された ビット線の読出は、制御ゲート/ワード線20に約+ 5. 0ボルトの実質的に高い電圧を印加することによっ て実行される。互いに接続されたドレイン領域36(単 一のビット線16に接続されるドレイン)を有するすべ ての非選択状態のセルは、制御ゲート(アレイ中の各ワ ード線20)に負の電圧を印加することによって非活性 状態 (ターンオフ状態) に維持される。負の電圧によっ 20 て、その読出動作前に生じたプログラム動作および消去 動作の数にかかわらず、選択されていないどの過消去セ ル(つまり、デプレッション形トランジスタであるトラ ンジスタを有するセル)もターンオンしないことが保証

【0023】次に図4を参照すると、読出動作に関連す るしきい値電圧分布のグラフが示される。より特定的に は、図4は、メモリセルのアレイ(またはメモリ素子) 内の複数のメモリセルの、曲線44a~44eで示され るしきい値電圧スキューを示す。プログラムされない1 つのメモリセルが他のものよりもより高いターンオン電 圧を有するかもしれない一方で、メモリ素子内のすべて のメモリセルは、もしそれらがターンオンのために選択 されない場合には、ターンオンされないということは本 質的なことである。つまり、セルのアレイ中の、プログ ラムされないメモリセルは、最も「過消去された」セル のターンオン電圧よりも小さいしきい値電圧を選択する ことによって非ターンオンを保証されなければならな い。図4の例に示されるように、最も過消去されたセル の群は曲線44aで示される。この湾曲およびそれに関 40 連づけられる分布の理由は、しきい値が、時間とともに 変化し、プロセス変動の影響を受けやすいかもしれない という理由からである。したがって、プロセス変化およ びしきい値スキューをもたらす電圧が選択されなければ ならない。プロセススキュー、ウエハラン可変性等にか かわらず、非選択状態のセルがターンオンして、相互接 続されるビット線における有害なコラム漏れを生じさせ ないことを保証するために、好適には-0.1ボルトで ある、負の電圧が必要である、と判断される。

【0024】図4は、曲線44a~44eに関連して曲 50

線46a~46eによって表わされる、より狭いターンオンしきい値を有するセルのプロセススキューをさらに示す。プログラムされないトランジスタは実質的に過消去されないだろう。どちらの例においても、非選択状態のメモリセルに、そのような変化をもたらす読出電圧をかけることが重要である。

【0025】この発明は、非仮想接地構成または仮想接地構成のいずれかでEPROM素子、フラッシュEPROM素子、センタイプの不揮発性メモリ素子を伴う適用例が可能であると考えられることは、この開示の恩恵を受ける当業者には理解されるだろう。さらに、図示され記載されるこの発明の形態は現在において好ましい実施例として見られるということがさらに理解されるべきである。前掲の特許請求の範囲に示されるこの発明の精神および範囲から逸脱することなく、さまざまな修正および変更がなされてもよい。前掲の特許請求の範囲はそのような修正および変更をすべて包含するものと解釈され、応じて、明細書および図面は限定的な意味ではなく例示的な意味において見られるべきであるということが意図される。【図面の簡単な説明】

【図1】仮想接地メモリセルとして配置され得る、単一トランジスタのメモリセルを有する部分的な例示の不揮発性メモリアレイの回路概略図である。


【図2】例示的な、部分的な不揮発性メモリアレイの上面レイアウト図である。


【図3】この発明の電圧レベルに従って読まれ得る、単 ートランジスタのメモリセルの断面図である。

(図4) との発明のメモリ読出動作に従って読まれるメモリセルのしきい値電圧分布を示すグラフの図である。【符号の説明】


- 10 不揮発性メモリ素子
- 12 単一トランジスタのメモリセル
- 14 コラムデコード装置
- 16 ビット線
- 18 ロウデコード装置
- 20 ワード線
- 22 不揮発性メモリ素子
- 0 24 ドレイン領域
 - 26 ソース領域
 - 28 フィールド酸化物のストリップ
 - 30 コンタクト領域
 - 32 誘電体
 - 34 フローティングゲート
 - 36 ドレイン
 - 38 ソース
 - 40 基板
 - 42 トンネル酸化物

【図2】





【図4】



フロントページの続き

(72)発明者 ニベンドラ・ジェイ・バテル アメリカ合衆国、76577 テキサス州、ソ ーンデイル、エヌ・ファースト・ストリー ト、106、ピィ・オゥ・ボックス・530 (72)発明者 シャイアム・ジー・ガーグ アメリカ合衆国、78739 テキサス州、オ ースティン、テカテ・トレイル、4007